

# 12ビット、3MSPs サンプリングA/Dコンバータ

## 特長

- サンプル・レート: 3MSPs
- ナイキスト入力周波数にてS/(N+D) 72dB  
およびSFDR 82dB
- INL  $\pm 0.35$ LSBおよびDNL  $\pm 0.25$ LSB (標準)
- 消費電力: 150mW
- 外部または内部リファレンス動作
- 真の差動入力により同相ノイズを除去
- 40MHzのフルパワー帯域幅サンプリング
- $\pm 2.5$ Vのバイポーラ入力範囲
- パイプライン遅延なし
- 28ピンSSOPパッケージ

## アプリケーション

- テレコム
- デジタル信号処理
- 多重化データ収集システム
- 高速データ収集
- スペクトル分析
- 画像処理システム

LT, LTC, LTIはリニアテクノロジー社の登録商標です。

## 概要



LTC<sup>®</sup>1412は、12ビット、3MSPsのサンプリングA/Dコンバータです。この高性能デバイスは、広いダイナミック・レンジをもつサンプル&ホールドと高精度リファレンスを備えています。 $\pm 5$ V電源で動作し、消費電力はわずか150mWです。

$\pm 2.5$ Vの入力範囲は低ノイズおよび低歪みに最適化されています。ほとんどの高性能オペアンプもこの範囲で最適に動作するため、アナログ入力への直接結合が可能で、特殊な変換回路は必要ありません。1.5MHzのナイキスト入力周波数での72dBのS/(N+D)および82dBのSFDRなど、卓越したAC性能を実現しています。

独自の差動入力サンプル&ホールドにより、40MHz帯域幅までシングルエンドまたは差動入力信号を得ることができます。また、60dBの同相除去を実現しているため、ユーザーはソースから差動的に信号を測定することにより、グラウンド・ループと同相ノイズを除去できます。

ADCは高速の12ビット・パラレル出力ポートを備えています。変換結果にはパイプライン遅延はありません。変換スタート入力とコンバータ・ステータス信号(BUSY)が独立しているため、FIFO、DSP、マイクロプロセッサに容易に接続できます。デジタル出力ドライバ電源ピンにより、3Vロジックに直結可能です。

## 標準的応用例




# LTC1412

## 絶対最大定格

$AV_{DD} = DV_{DD} = V_{DD}$  (Note 1, 2)

電源電圧 ( $V_{DD}$ )	6V
負電源電圧 ( $V_{SS}$ )	-6V
全電源電圧 ( $V_{DD}$ から $V_{SS}$ )	12V
アナログ入力電圧 (Note 3)	$(V_{SS} - 0.3V) \sim (V_{DD} + 0.3V)$
デジタル入力電圧 (Note 4)	$(V_{SS} - 0.3V) \sim 10V$
デジタル出力電圧	$(V_{SS} - 0.3V) \sim (V_{DD} + 0.3V)$
消費電力	500mW
動作温度範囲	
LTC1412C	0°C~70°C
LTC1412I	-40°C~85°C
保存温度範囲	-65°C~150°C
リード温度 (半田付け、10秒)	300°C

## パッケージ/発注情報



ORDER PART NUMBER

LTC1412CG  
LTC1412IG

ミリタリ・グレード部品に関してはお問い合わせください。

## コンバータ特性 内部リファレンス使用 (Note 5, 6)

PARAMETER	CONDITIONS	MIN	TYP	MAX	UNITS
Resolution (No Missing Codes)		●	12		Bits
Integral Linearity Error	(Note 7)	●	±0.35	±1	LSB
Differential Linearity Error		●	±0.25	±1	LSB
Offset Error	(Note 8)		±2	±6	LSB
		●		±8	LSB
Full-Scale Error				±15	LSB
Full-Scale Tempco	$I_{OUT(REF)} = 0$	●	±15		ppm/°C

## アナログ入力 (Note 5)

SYMBOL	PARAMETER	CONDITIONS	MIN	TYP	MAX	UNITS
$V_{IN}$	Analog Input Range (Note 9)	$4.75V \leq V_{DD} \leq 5.25V, -5.25V \leq V_{SS} \leq -4.75V$	●	±2.5		V
$I_{IN}$	Analog Input Leakage Current	$\overline{CS} = \text{High}$	●		±1	μA
$C_{IN}$	Analog Input Capacitance	Between Conversions		10		pF
		During Conversions		4		pF
$t_{ACQ}$	Sample-and-Hold Acquisition Time		●	20	50	ns
$t_{AP}$	Sample-and-Hold Aperture Delay Time			-0.5		ns
$t_{jitter}$	Sample-and-Hold Aperture Delay Time Jitter			1		psRMS
CMRR	Analog Input Common Mode Rejection Ratio	$-2.5V < (A_{IN-} = A_{IN}) < 2.5V$		63		dB

1412fs

## ダイナミック精度 (Note 5)

SYMBOL	PARAMETER	CONDITIONS	MIN	TYP	MAX	UNITS
S/(N + D)	Signal-to-Noise Plus Distortion Ratio	100kHz Input Signal		72.5		dB
		1.465MHz Input Signal	70	72		dB
THD	Total Harmonic Distortion	100kHz Input Signal, First 5 Harmonics		-90		dB
		1.465MHz Input Signal, First 5 Harmonics		-80		dB
SFDR	Spurious Free Dynamic Range	1.465MHz Input Signal		82		dB
IMD	Intermodulation Distortion	$f_{IN1} = 29.37\text{kHz}$ , $f_{IN2} = 32.446\text{kHz}$		-84		dB
		Full Power Bandwidth		40		MHz
		Full Linear Bandwidth	$S/(N + D) \geq 68\text{dB}$		4	

## 内部リファレンス特性 (Note 5)

PARAMETER	CONDITIONS	MIN	TYP	MAX	UNITS
V <sub>REF</sub> Output Voltage	I <sub>OUT</sub> = 0	2.480	2.500	2.520	V
V <sub>REF</sub> Output Tempco	I <sub>OUT</sub> = 0		±15		ppm/°C
V <sub>REF</sub> Line Regulation	$4.75\text{V} \leq V_{DD} \leq 5.25\text{V}$		0.01		LSB/V
	$-5.25\text{V} \leq V_{SS} \leq -4.75\text{V}$		0.01		LSB/V
V <sub>REF</sub> Output Resistance	$0.1\text{mA} \leq  I_{OUT}  \leq 0.1\text{mA}$		2		kΩ
COMP Output Voltage	I <sub>OUT</sub> = 0		4.06		V

## デジタル入力およびデジタル出力 (Note 5)

SYMBOL	PARAMETER	CONDITIONS	MIN	TYP	MAX	UNITS
V <sub>IH</sub>	High Level Input Voltage	V <sub>DD</sub> = 5.25V	●	2.4		V
V <sub>IL</sub>	Low Level Input Voltage	V <sub>DD</sub> = 4.75V	●		0.8	V
I <sub>IN</sub>	Digital Input Current	V <sub>IN</sub> = 0V to V <sub>DD</sub>	●		±10	μA
C <sub>IN</sub>	Digital Input Capacitance			1.4		pF
V <sub>OH</sub>	High Level Output Voltage	V <sub>DD</sub> = 4.75V, I <sub>O</sub> = -10μA		4.75		V
		V <sub>DD</sub> = 4.75V, I <sub>O</sub> = -200μA	●	4.0	4.71	V
V <sub>OL</sub>	Low Level Output Voltage	V <sub>DD</sub> = 4.75V, I <sub>O</sub> = 160μA		0.05		V
		V <sub>DD</sub> = 4.75V, I <sub>O</sub> = 1.6mA	●	0.10	0.4	V
I <sub>OZ</sub>	Hi-Z Output Leakage D11 to D0	V <sub>OUT</sub> = 0V to V <sub>DD</sub> , $\overline{\text{CS}}$ High	●		±10	μA
C <sub>OZ</sub>	Hi-Z Output Capacitance D11 to D0	$\overline{\text{CS}}$ High (Note 9)		7		pF
I <sub>SOURCE</sub>	Output Source Current	V <sub>OUT</sub> = 0V		-10		mA

## 電源要件 (Note 5)

SYMBOL	PARAMETER	CONDITIONS	MIN	TYP	MAX	UNITS
V <sub>DD</sub>	Positive Supply Voltage	(Note 10)		4.75	5.25	V
V <sub>SS</sub>	Negative Supply Voltage	(Note 10)		-4.75	-5.25	V
I <sub>DD</sub>	Positive Supply Current	$\overline{\text{CS}}$ High	●	12	16	mA
I <sub>SS</sub>	Negative Supply Current	$\overline{\text{CS}}$ High	●	18	28	mA
P <sub>D</sub>	Power Dissipation		●	150	220	mW

# LTC1412

## タイミング特性 (Note 5)

SYMBOL	PARAMETER	CONDITIONS	MIN	TYP	MAX	UNITS	
f <sub>SAMPLE(MAX)</sub>	Maximum Sampling Frequency		●	3		MHz	
t <sub>THROUGHPUT</sub>	Throughput Time (Acquisition + Conversion)		●		333	ns	
t <sub>CONV</sub>	Conversion Time		●	240	283	ns	
t <sub>ACQ</sub>	Acquisition Time		●	20	50	ns	
t <sub>1</sub>	CS↓ to CONVST↓ Setup Time	(Notes 9, 10)	●	5		ns	
t <sub>2</sub>	CONVST Low Time	(Note 10)	●	20		ns	
t <sub>3</sub>	CONVST to BUSY Delay	C <sub>L</sub> = 25pF	●	5	20	ns	
t <sub>4</sub>	Data Ready Before BUSY↑		●	-20	0	20	ns
t <sub>5</sub>	Delay Between Conversions	(Note 10)	●	50		ns	
t <sub>6</sub>	Data Access Time After CS↓	C <sub>L</sub> = 25pF	●		10	35	ns
t <sub>7</sub>	Bus Relinquish Time	LTC1412C LTC1412I	●		8	30	ns
t <sub>8</sub>	CONVST High Time		●	20		ns	
t <sub>9</sub>	Aperture Delay of Sample-and-Hold				-1	ns	

●は全動作温度範囲での規格値を意味する。他のすべての制限値と標準値はT<sub>A</sub>=25°Cでの値。

**Note 1:** 絶対最大定格はそれを超えるとデバイスの寿命に悪影響を及ぼす恐れがある値。

**Note 2:** すべての電圧値は、(注記がない限り)DGNDとAGNDが連結されたグラウンドを基準とする。

**Note 3:** これらのピン電圧をV<sub>SS</sub>より低くするか、V<sub>DD</sub>より高くすると、内部ダイオードによってクランプされる。この製品はV<sub>SS</sub>より低い、またはV<sub>DD</sub>より高い電圧を加えてもラッチアップを起こさずに100mA以上の入力電流を処理することができる。

**Note 4:** これらのピン電圧をV<sub>SS</sub>より低くすると、内部ダイオードでクランプされる。この製品はV<sub>SS</sub>より低い電圧を加えても、ラッチアップを起こさずに100mA以上の入力電流を処理することができる。これらのピンはV<sub>DD</sub>にクランプされない。

**Note 5:** 注記がない限り、V<sub>DD</sub>=5V、f<sub>SAMPLE</sub>=3MHz、t<sub>r</sub>=t<sub>f</sub>=5ns

**Note 6:** 直線性、オフセット、およびフルスケール仕様は、A<sub>IN</sub><sup>-</sup>を接地した状態のシングルエンドA<sub>IN</sub>入力に適用される。


**Note 7:** 積分非直線性は伝達曲線の実際のエンドポイントを通過する直線からのコードの偏差として定義される。偏差は量子化幅の中心から測定される。

**Note 8:** バイポーラ・オフセットは、出力コードが0000 0000 0000と1111 1111 1111の間で変化するときに、-0.5LSBから測定したオフセット電圧。

**Note 9:** 設計により保証されており、製造時にテストは行われたい。

**Note 10:** 推奨動作条件


## タイミング図



1412fs


標準的性能特性

S/(N+D)および有効ビット数と  
入力周波数




1412 G01

SN比と入力周波数




1412 G02

歪みと入力周波数




1412 G03

スプリアスフリー・ダイナミック・  
レンジと入力周波数




1412 G04

非平均化4096ポイントFFT、  
入力周波数=100kHz




1412 F02a

非平均化4096ポイントFFT、  
入力周波数=1.45MHz




1412 F02B

混変調歪みプロット




1412 G05

微分非直線性と出力コード





1412 G06

積分非直線性と出力コード



1412 G07

## 標準的性能特性



## ピン機能

**A<sub>IN</sub><sup>+</sup> (ピン1)**: 正のアナログ入力。A<sub>IN</sub><sup>-</sup>を接地したときの入力範囲は±2.5V。A<sub>IN</sub><sup>-</sup>をドライブする場合の差動入力範囲は±2.5V。

**A<sub>IN</sub><sup>-</sup> (ピン2)**: 負のアナログ入力。接地するかA<sub>IN</sub><sup>+</sup>と差動でドライブすることができます。

**V<sub>REF</sub> (ピン3)**: 2.5Vリファレンス出力。

**REFCOMP (ピン4)**: 4.06Vリファレンス・バイパス・ピン。10μFセラミック・コンデンサを用いて(または10μFタンタル・コンデンサと0.1μFセラミック・コンデンサを並列に接続して)AGNDにバイパスします。

**AGND (ピン5)**: アナログ・グラウンド。

**D11~D4 (ピン6~13)**: スリーステート・データ出力。

**DGND (ピン14)**: 内部ロジック用デジタル・グラウンド。

**D3~D0 (ピン15~18)**: スリーステート・データ出力。

**DGND (ピン19)**: 内部ロジック用デジタル・グラウンド。

**DV<sub>DD</sub> (ピン20)**: 5V正電源。ピン28に接続します。0.1μFのセラミック・コンデンサを用いてAGNDにバイパスしてください。

**OV<sub>DD</sub> (ピン21)**: 出力ドライバ用正電源。5Vロジックをドライブするときはピン28に接続します。3Vロジックをドライブする場合は3Vに接続します。

**OGND (ピン22)**: 出力ドライバ用デジタル・グラウンド。

**CONVST (ピン23)**: 変換開始信号。このアクティブ“L”信号の立ち下がリエッジで変換を開始します。

**CS (ピン24)**: チップ・セレクト。ADCがCONVST入力を認識するにはこの入力は“L”でなければなりません。


**BUSY (ピン25)**: BUSY出力はコンバータのステータスを示します。変換を実行中のときには“L”になります。

**V<sub>SS</sub> (ピン26)**: -5V負電源。10μFセラミック・コンデンサを用いて(または10μFタンタル・コンデンサと0.1μFセラミック・コンデンサを並列に接続して)AGNDにバイパスします。

**DV<sub>DD</sub> (ピン27)**: 5V正電源。ピン28に接続します。


**AV<sub>DD</sub> (ピン28)**: 5V正電源。10μFセラミック・コンデンサを用いて(または10μFタンタル・コンデンサと0.1μFセラミック・コンデンサを並列に接続して)AGNDにバイパスします。

## 機能ブロック図




## テスト回路

アクセス・タイミングの負荷回路



出力フロート遅延の負荷回路



## アプリケーション情報

## 変換の詳細説明

LTC1412は、逐次比較アルゴリズムと内部サンプル&ホールド回路を使用して、アナログ信号を12ビットの平行出力に変換します。このADCは高精度リファレンスと内部クロックを備えています。制御ロジックにより、簡単にマイクロプロセッサやDSPにインタフェースすることができます。(データ・フォーマットについては、「デジタル・インタフェース」のセクションを参照してください)。

変換の開始は、 $\overline{CS}$ 入力および $\overline{CONVST}$ 入力によって制御されます。変換が開始すると、逐次比較レジスタ(SAR)がリセットされま

す。一度変換サイクルが始まると、再スタートすることはできません。

変換中は、内部の差動12ビット容量性DAC出力が、SARによって最上位ビット(MSB)から最下位ビット(LSB)にシーケンス制御されます。図1を参照すると、 $A_{IN}^+$ 入力と $A_{IN}^-$ 入力は収集フェーズ中にサンプル&ホールド・コンデンサ( $C_{SAMPLE}$ )に接続され、コンパレータ・オフセットはゼロ調整スイッチによってゼロになります。この収集フェーズでは、50nsの最小遅延時間により、サンプル&ホールド・コンデンサがアナログ信号を収集するのに十分な時間を与えます。

## アプリケーション情報




図1. 簡略ブロック図

変換フェーズ中は、コンパレータのゼロ調整スイッチがオープンして、コンパレータを比較モードにします。入力スイッチは  $C_{SAMPLE}$  コンデンサをグランドに接続して、アナログ入力電荷をコンパレータの加算点に送ります。この入力電荷は、微分容量性DACから供給されるバイナリ・ウェイト電荷と逐次比較されます。ビットの決定は高速コンパレータで行われます。変換が終わると、微分DAC出力は  $A_{IN+}$  と  $A_{IN-}$  の入力電荷のバランスを取ります。 $A_{IN+}$  と  $A_{IN-}$  の差を表すSAR成分 (12ビット・データ・ワード) が12ビット出力ラッチにロードされます。

### ダイナミック特性

LTC1412は優れた高速サンプリング能力を備えています。ADCの定格スループットにおける周波数応答、歪み、およびノイズの特性をテストするために、FFT (高速フーリエ変換) のテスト方法を使用しています。低歪みの正弦波を加え、FFTアルゴリズムを用いてデジタル出力を解析することにより、基本成分以外の周波数に対するADCのスペクトル成分を調べることができます。図2に標準的なLTC1412のFFTプロットを示します。

### SN比

SN+歪み比  $[S/(N+D)]$  は、A/D出力における基本入力周波数のRMS振幅と他のすべての周波数成分のRMS振幅との比率です。出力はDCからサンプリング周波数の1/2までの周波数帯域に限定されます。図2に、3MHzのサンプリング・レートと100kHz入力での標準スペクトル成分を示します。ダイナミ




図2a. LTC1412の非平均化4096ポイントFFT、入力周波数=100kHz




図2b. LTC1412の非平均化4096ポイントFFT、入力周波数=1.45MHz

ック特性は1.5MHzのナイキスト限界以上の入力周波数まで良好です。

### 有効ビット数

有効ビット数 (ENOB) はADCの分解能の尺度であり、次式のとおり  $S/(N+D)$  に直接関係します。

$$N = [S/(N+D) - 1.76]/6.02$$

ここで、Nは分解能の有効ビット数であり、 $S/(N+D)$  はdBで表されます。3MHzの最大サンプリング・レートで、LTC1412は1.5MHzのナイキスト入力周波数まで理想に近い有効ビット数を維持します。図3を参照してください。

## アプリケーション情報




図3. 有効ビットおよびS/(N+D)と入力周波数

## 全高調波歪み

全高調波歪み (THD) は、入力信号のすべての高調波の RMS の合計の基本波に対する比率です。帯域外高調波は、DC からサンプリング周波数の 1/2 までの周波数帯域に限定されます。THD は次式で表されます。

$$\text{THD} = 20 \log \frac{\sqrt{V_2^2 + V_3^2 + V_4^2 + \dots + V_n^2}}{V_1}$$

ここで、 $V_1$  は基本周波数の RMS 振幅であり、 $V_2$  から  $V_n$  は第 2 高調波から第  $n$  高調波までの振幅です。THD と入力周波数の関係を図 4 に示します。LTC1412 は、ナイキスト周波数およびそれを超える周波数まで良好な歪み特性を有しています。




図4. 歪みと入力周波数

## 混変調歪み

ADC 入力信号が 2 つ以上のスペクトル成分からなるときは、ADC 伝達関数の非直線性によって、THD に加えて混変調

(IMD) が発生する可能性があります。IMD は周波数の異なる別の正弦波入力が見られたときに、ある正弦波入力に起こる変化です。

ADC 入力に  $f_a$  と  $f_b$  の 2 つの周波数の純粋な正弦波が与えられると、ADC 伝達関数の非直線性によって、周波数の和および差  $m f_a \pm n f_b$  に歪み成分が形成されます。ただし、 $m$  および  $n = 0, 1, 2, 3, \dots$  です。たとえば、2 次 IMD の項は  $(f_a + f_b)$  です。2 つの入力正弦波の振幅が等しい場合、2 次 IMD 積の値 (dB) は次式で表すことができます。

$$\text{IMD}(f_a + f_b) = 20 \log \frac{(f_a + f_b) \text{ の振幅}}{f_a \text{ の振幅}}$$




図5. 混変調歪みプロット

## 最大高調波またはスプリアス・ノイズ

最大高調波、つまり最大スプリアス・ノイズは、入力信号と DC を除いて最大のスペクトル成分です。この値はフルスケール入力信号の RMS 値に対する dB で表されます。

## フルパワーおよび最大直線帯域幅

フルパワー帯域幅はフルスケール入力信号を与えると、再生される基本成分の振幅が 3 dB だけ低下する入力周波数です。

最大直線帯域幅は、 $S/(N+D)$  が 68 dB (有効ビット 11 ビット) に低下する入力周波数です。LTC1412 は入力帯域幅を最適化するように設計されているので、ADC は入力信号をコンバータのナイキスト周波数より高い周波数でアンダーサンプリングすることができます。

## アプリケーション情報

ノイズ・フロアは高周波数でも非常に低く、ナイキスト周波数よりはるかに高い周波数では $S/(N+D)$ の大部分を歪みが占めます。

### アナログ入力のドライブ

LTC1412の差動アナログ入力は簡単にドライブできます。入力は差動、あるいはシングルエンド入力として(すなわち、 $A_{IN^-}$ 入力を接地する)ドライブ可能です。 $A_{IN^+}$ 入力と $A_{IN^-}$ 入力は同時にサンプリングされます。両方の入力に対して同相の不要な信号は、サンプル&ホールド回路の同相除去比によって低減されます。入力電流は、変換終了時にサンプル&ホールド・コンデンサを充電する間に1つだけ小さな電流スパイクを生じます。変換中、アナログ入力にはわずかなリーク電流しか流れません。ドライブ回路のソース・インピーダンスが低い場合は、LTC1412の入力を直接ドライブすることができます。ソース・インピーダンスが増加すると、収集時間も増加します(図6参照)。ソース・インピーダンスが高いときに、収集時間を最小にするには、バッファ・アンプを使用します。要件は、アナログ入力をドライブするアンプが、小さな電流スパイクが発生した後、次の変換が開始する前に安定しなければならないことだけです(最大スループット・レートを得るには、セトリング時間が50nsであること)。




図6. 収集時間とソース抵抗

### 入力アンプの選択

いくつかの要件を考慮に入れれば、入力アンプは簡単に選択できます。まず、サンプリング・コンデンサを充電する際にアンプで発生する電圧スパイクの振幅を制限するために、閉ループ帯域幅周波数で低い出力インピーダンス(100Ω未満)をもつアンプを選択します。たとえば、1の利得と50MHzのユニティ

ゲイン帯域幅をもつアンプを使用した場合、50MHzでの出力インピーダンスは、100Ω未満でなければなりません。もう1つの要件は、最大スループット・レートを得るために十分な小信号セトリング時間を保証するには、閉ループ帯域幅が40MHzより広くなければならないことです。低速オペアンプを使用する場合、変換と変換の間の時間を長くすれば、セトリングのための時間を長くとることができます。

LTC1412をドライブするための最適なオペアンプの選択は、アプリケーションに依存します。一般に、アプリケーションは次の2つに分類されます。ダイナミック仕様が最も重要なACアプリケーションと、DC精度とセトリング時間が最も重要なタイム・ドメイン・アプリケーションです。以下のリストは、LTC1412をドライブするのに適したオペアンプをまとめたものです。より詳細な情報は、リニアテクノロジーのデータブックおよびLinearView™ CD-ROMで提供されます。

**LT®1223:** 100MHzビデオ電流帰還アンプ。消費電流6mA。±5V～±15V電源。低ノイズ。ACアプリケーションに適している。

**LT1227:** 140MHzビデオ電流帰還アンプ。消費電流10mA。±5V～±15V電源。低ノイズ。ACアプリケーションに最適。

**LT1229/LT1230:** デュアルおよびクワッド100MHz電流帰還アンプ。±2V～±15V電源。低ノイズ。優れたAC仕様、各アンプの消費電流6mA。

**LT1360:** 50MHz電圧帰還アンプ。消費電流3.8mA。±5V～±15V電源。優れたAC/DC仕様。0.5LSBへのセトリング時間70ns。

**LT1363:** 70 MHz、1000V/μsオペアンプ。消費電流6.3mA。優れたAC/DC仕様。0.5LSBへのセトリング時間60ns。

**LT1364/LT1365:** デュアルおよびクワッド70MHz、1000V/μsオペアンプ。1アンプ当たりの消費電流6.3mA。0.5LSBへのセトリング時間60ns。

### 入力フィルタリング

入力アンプおよび他の回路のノイズと歪みがLTC1412のノイズと歪みに加えられるため、これらについても考慮しなければなりません。

LinearViewはリニアテクノロジー社の商標です。

## アプリケーション情報

サンプル&ホールド回路の小信号帯域幅は40MHzです。アナログ入力に現れるノイズまたは歪み成分は、この全帯域幅で加えられます。ノイズの多い入力回路は、ノイズを低減するためにアナログ入力に送られる前にフィルタ処理しなければなりません。多くのアプリケーションでは、単純な1ポールRCフィルタで十分です。

たとえば、図7aは $A_{IN}^+$ からグラウンドに接続された500pFコンデンサと100Ωのソース抵抗を示しており、入力帯域幅が3.2MHzに制限されます。また、500 pFコンデンサは入力サンプル&ホールドのための電荷貯蔵庫として働き、ADC入力をグリッチの影響を受けやすいサンプリング回路から切り離します。コンデンサと抵抗は歪みを増大させる可能性があるため、これらの部品には高品質なものを使用しなければなりません。NPOコンデンサとシルバ・マイカ型誘電体コンデンサは優れた直線性を備えています。また、カーボン表面実装抵抗は、自己発熱や半田付け中に生じる損傷から歪みを生じることがあります。金属皮膜表面実装抵抗はこれらの問題の影響をほかに受けにくいものです。

高振幅の不要信号の周波数が希望する信号周波数に近いときには、多極フィルタが必要です。図7bにLTC1560-1 5次エリ




図7a. RC入力フィルタ




図7b. 1MHz 5次エリブティック・ローパス・フィルタ

プティック・コンティニューアス・タイム・フィルタを使用した単純な回路を示します。

### 入力範囲

LTC1412の±2.5V入力範囲は、ノイズと歪みが小さくなるように最適化されています。大部分のオペアンプもこの範囲で最適に動作するため、アナログ入力への直接結合が可能で、特殊な変換回路は必要ありません。アプリケーションによっては、他の入力範囲が必要です。

LTC1412の差動入力とリファレンス回路は、多くの場合、回路をほとんどあるいは全く追加しなくても、他の入力範囲に対応できます。以下のセクションではリファレンスおよび入力回路と、それらが入力範囲に与える影響について述べます。

### 内部リファレンス

LTC1412は温度補償および曲線補正されたバンドギャップ・リファレンスを内蔵しており、このリファレンスは製造時に2.500Vに調整されています。このリファレンスは内部でリファレンス・アンプに接続され、 $V_{REF}$  (ピン3)から外部に引き出されています。図8aを参照してください。2k抵抗が出力と直列に接続されているため、外部リファレンスまたは他の回路で簡単にオーバードライブできます。図8bを参照してください。リファレンス・アンプは、 $V_{REF}$ ピンの電圧を1.625倍に昇圧して、必要な内部リファレンス電圧を生成します。これによって、 $V_{REF}$ ピンと高速容量性DAC間にバッファリングを提供します。リファレンス・アンプの補償ピンREFCOMP (ピン4)は、コンデンサでグラウンドにバイパスしなければなりません。リファレンス・アンプは1μF以上のコンデンサで安定動作します。最高のノイズ性能を得るために、10μFのセラミック・コンデンサか10μFのタンタル・コンデンサと並列に0.1μFのセラミック・コンデンサを接続することを推奨します。




図8a. LTC1412のリファレンス回路

1412fs

## アプリケーション情報




図8b. LT1019-2.5を外部リファレンスとして使用

VREFピンは、図9に示すとおり、DACまたは他の方法でドライブすることができます。これは入力信号のピーク振幅が変動する可能性があるアプリケーションに役立ちます。ADCの入力スパンを調整してピーク入力信号に一致させ、SN比を最大限に高めることができます。LTC1412の内部リファレンス・アンプのフィルタ処理により、この回路の帯域幅とセトリング時間が制限されます。リファレンス調整の後、5msのセトリング時間を設ける必要があります。




図9. DACによるVREFのドライブ

### 差動入力

LTC1412はユニークな差動サンプル&ホールド回路を備え、レール・トゥ・レール入力が可能です。ADCは同相電圧に関係なく、常に  $A_{IN}^+ - (A_{IN}^-)$  の差を変換します。同相除去は非常に高い周波数まで有効です。図10を参照してください。唯一の要件は、両方の入力がAVDDまたはAVSS電源電圧を超えてはならないことです。積分非直線性誤差 (INL) と微分直線性誤差 (DNL) は、同相電圧とは無関係ですが、バイポーラ・ゼロ誤差 (BZE) は変動します。BZEの変化は、標準で同相電圧の0.1%未満です。また、ダイナミック性能も同相電圧によって影響を受けます。入力がいずれかの電源レールに近付くと、




図10. CMRRと入力周波数

THDは同相電圧が0Vでの-86dBから同相電圧が2.5Vまたは-2.5Vでの-75dBに低下します。

### フルスケールおよびオフセットの調整

図11aにLTC1412の理想的な入出力特性を示します。コード遷移は、連続する整数のLSB値の中間 (すなわち、 $-FS/2 + 0.5LSB$ 、 $-FS/2 + 1.5LSB$ 、 $-FS/2 + 2.5LSB$ 、... $FS/2 - 1.5LSB$ 、 $FS/2 - 0.5LSB$ ) に現れます。出力コードは、 $1LSB = FS - (-FS)/4096 = 5V/4096 = 1.22mV$ の2の補数バイナリです。




図11a. LTC1412の伝達特性

絶対精度が重要なアプリケーションの場合、オフセット誤差とフルスケール誤差をゼロに調整することができます。フルスケール誤差を調整する前に、オフセット誤差を調整しなければなりません。図11bにフルスケール誤差の調整に必要な追加部品を示します。ゼロ・オフセットは、 $A_{IN}^-$  入力に印加されるオフセットを調整して達成されます。

## アプリケーション情報




図11b. オフセットおよびフルスケール調整回路

オフセット誤差をゼロにするには、 $-0.61\text{mV}$  (すなわち、 $-0.5\text{LSB}$ )を $A_{IN}^+$ に印加し、出力コードが0000 0000 0000と1111 1111 1111の間で変化するまで、 $A_{IN}^-$ 入力のオフセットを調整します。フルスケール調整を行うには、 $2.49817\text{V}$  ( $\text{FS}/2 - 1.5\text{LSB}$ )の入力電圧を $A_{IN}^+$ に印加し、出力コードが0111 1111 1110と0111 1111 1111の間で変化するまでR2を調整します。

## ボード・レイアウトとバイパス

LTC1412から最良の性能を引き出すには、グランド・プレーン付きのPCボードが必要です。PCボードのレイアウトでは、デジタル信号ラインとアナログ信号ラインができるだけ離れていなければなりません。特に、アナログ信号ラインに沿ってデジタル・ラインを走らせないように注意してください。

ロジックのシステム・グランドから分離したアナログ・グランド・プレーンを、ADCの下またはADCの近くに設けなければなりません。ピン5 (AGND)、ピン19とピン14 (DGND)、ピン22 (OGND)、および他のすべてのアナログ・グランドは、この1つのアナログ・グランド点に接続してください。また、REFCOMP バイパス・コンデンサと $DV_{DD}$ バイパス・コンデンサもこのアナログ・グランド・プレーンに接続します。図12を参照してください

い。すべてのアナログ回路グランドを、このアナログ・グランド・プレーンに終端する必要があります。グランド・プレーンから電源へのグランド・リターンは、低インピーダンスでなければなりません。デジタル回路のグランドは、デジタル電源コモンに接続してください。このADCを低ノイズで動作させるのに、低インピーダンスのアナログおよびデジタル電源ラインが不可欠です。ピンとバイパス・コンデンサを接続するトレースは、できる限り短く、幅を広くとってください。

LTC1412はノイズの結合を最小限に抑えるための差動入力を備えています。 $A_{IN}^+$ および $A_{IN}^-$ リードの同相ノイズは、入力CMRRによって除去されます。 $A_{IN}^-$ 入力を $A_{IN}^+$ 入力のグランド・センスとして使用できます。LTC1412は $A_{IN}^+$ と $A_{IN}^-$ 間の電圧差を保持し変換します。 $A_{IN}^+$  (ピン1)へのリードと $A_{IN}^-$  (ピン2)へのリードは、できる限り短くしなければなりません。これができないアプリケーションでは、 $A_{IN}^+$ および $A_{IN}^-$ のトレースを平行に走らせて、結合を等しくすることが必要です。

## 電源のバイパス

$V_{DD}$ ピンおよびREFCOMPピンには、高品質、低直列抵抗のセラミック $10\mu\text{F}$ のバイパス・コンデンサを使用してください。村田製作所製GRM235Y5V106Z016などの表面実装セラミック・コンデンサは、小さなボード・スペースで優れたバイパス機能を提供します。あるいは、 $10\mu\text{F}$ タンタル・コンデンサと $0.1\mu\text{F}$ セラミック・コンデンサを並列に接続して使用することもできます。バイパス・コンデンサはできる限りピンの近くに配置しなければなりません。ピンとバイパス・コンデンサを接続するトレースはできる限り短く、幅を広くとる必要があります。

## レイアウト例

図13a、13b、13c、13dに評価ボードの回路図とレイアウトを示します。このレイアウトは、2層PCボードでのデカップリング・コンデンサとグランド・プレーンの正しい使い方を示しています。




図12. 電源の接地方法



## アプリケーション情報




図13b. 部品面シルクスクリーン




図13c. 部品面





図13d. 半田面

# LTC1412

パッケージ 注記がない限り、寸法はインチ (mm)

**Gパッケージ**  
**28ピン・プラスチックSSOP (0.209)**  
 (LTC DWG # 05-08-1640)



## 関連製品

製品番号	分解能	速度	注釈
<b>16ビット</b>			
LTC1604	16	333ksps	±2.5V入力範囲、±5V電源
LTC1605	16	100ksps	±10V入力範囲、単一5V電源
<b>14ビット</b>			
LTC1419	14	800ksps	150mW、SINAD 81.5dBおよびSFDR 95dB
LTC1416	14	400ksps	70mW、低消費電力、優れたACスペック
LTC1418	14	200ksps	15mW、単一5V、シリアル/パラレルI/O
<b>12ビット</b>			
LTC1410	12	1.25Msps	160mW、SINAD 71dBおよびTHD 82dB
LTC1415	12	1.25Msps	55mW、単一5V電源
LTC1409	12	800ksps	80mW、SINAD 72.5dBおよびTHD 86dB
LTC1279	12	600ksps	60mW、単一5Vまたは±5V電源
LTC1404	12	600ksps	S0-8パッケージの高速シリアルI/O
LTC1278-5	12	500ksps	75mW、単一5Vまたは±5V電源
LTC1278-4	12	500ksps	75mW、単一5Vまたは±5V電源
LTC1400	12	400ksps	S0-8パッケージの高速シリアルI/O

1412fs

sn1412 1412fs LT/TP 0798 • PRINTED IN JAPAN

**16** リニアテクノロジー株式会社

〒102-0094 東京都千代田区紀尾井町3-6紀尾井町パークビル8F  
 TEL 03-5226-7291 • FAX 03-5226-0268 • www.linear-tech.co.jp

**LINEAR**  
 TECHNOLOGY  
 © LINEAR TECHNOLOGY CORPORATION 1998